.
verilog2vhdl نرم افزاری است که برای کسانی که می خواهد برای تبدیل طراحی verilog موجود به VHDL کنید و به توسعه این است. تولید VHDL ممکن است به عنوان کار و ممکن است برخی از اصلاح کتابچه راهنمای کاربر برای اطمینان از تطبیق VHDL نوع داده نیاز دارد. این در جاوا (1.6.x) به منظور ایجاد بستر های نرم افزاری آن را مستقل و همراه به عنوان یک فایل JAR اجرایی را توسعه داده است. برای دانلود این ترجمه آزاد، برای پلت فرم لینوکس و اینجا کلیک کنید تا آن را دانلود کنید برای ویندوز اینجا را کلیک کنید.
طریقه استفاده:
verilog2vhdl -در simple_and.v -top simple_and_top -out simple_and.vhd
یا
جاوا شیشه $ EDAUTILS_ROOT / معاونت / verilog2vhdl.jar -در simple_and.v -top simple_and -out output.vhd
هستند سوئیچ های دیگر مانند -only_entity به ایجاد تنها نهاد correspomding به بالا مشخص شده وجود ندارد. به طور مشابه، است -only_component برای ایجاد یک اعلامیه جزء مربوط به ماژول مشخص وجود دارد
مورد نیاز:.
جاوا 2 نسخه استاندارد محیط زمان اجرا
نظر یافت نشد