systemverilog 1.3

در systemverilog یک پلاگین VIM ارائه می دهد که نحو برجسته برای SystemVerilog است.IEEE 1800 SystemVerilog اولین واحد توضیحات سخت افزار و تایید زبان (HDVL) استاندارد صنعت است. SystemVerilog فرمت های عمده ای از تاسیس IEEE 1364 زبان Verilog است.درباره VIM:VIM یک ویرایشگر متن برای اولین بار توسط برام Moolenaar در سال 1991...